UnternehmenProdukteLeistungenSupportImpressum & Kontakt


IP-Cores
DVB IP-Cores
Digitale FM-Modulation
MPEG Audio Layer II Decoder
IP-Streamer IP-Core
RTP Empfänger IP-Core
Messtechnik
Spezialanwendungen
DVB IP-Cores

DVB S/T/C – DVB S2/T2/C2 – QAM&DUC

Für eigene Hardware-Entwicklungen eignet sich der Einsatz eines IP-Cores, um Entwicklungszeit zu sparen und vorhandener Hardware zusätzliche Einsatzzwecke zu eröffnen. Die maintech IP-Cores für FPGA-Modulation sind dafür prädestiniert, da sie mit besonderem Augenmerk auf folgende Punkten entwickelt wurden:

  • Flexible Konfigurationsmöglichkeiten je nach vorhandenen Ressourcen und gewünschter HF-Aufbereitung
  • Betrieb mit einem einzelnen 27MHz Quarz
  • Ein leistungsfähiger Interpolationsfilter sorgt beim Hochmischen auf ZF dafür, dass beliebige D/A-Wandler-Raten verwendet werden können.
  • Die gewünschte ZF kann in Schritten von einigen Hundert Herz frei gewählt werden.
  • Zur Kompensation der unvermeidlichen FIFO-Verzögerungen steht eine PCR-Korrektur und ein Null-Paket-Generator zur Verfügung, der nötigenfalls die Transportstromrate auf die Sende-Datenrate anhebt.
  • Alle Sendeparameter können im laufenden Betrieb geändert werden. Änderungen sind sofort wirksam.

Lizenzierung

Die maintech IP-Cores stehen zur Lizenzierung in verschiedenen Konfigurationen zur Verfügung. Vom fertigen Binär-Image bis zum kompletten Source-Code sind alle Varianten denkbar – fragen Sie uns nach einem Angebot für Ihren Einsatzzweck!

QAM & DUC

Digitale Upconversion ist ein konsequenter Schritt auf dem Weg zur vollständig digitalen Signalverarbeitung in der Datenübertragung.
Mit DUC erreicht man eine deutlich bessere Signalqualität des einzelnen Trägers bei zugleich freier Wahl der Ausgangsfrequenz. Für die Hardwareplattform bedeutet dies ein kompaktes Design mit spürbar geringeren Kosten.
maintechs QAM&DUC IP-Core bietet eine geringe Leistungsaufnahme bzw. hohe Energieeffizienz. Die Kanäle sind getrennt voneinander einstell- und abschaltbar. Nachbarkanaltauglichkeit und hervorragende Werte bei MER und Schulterdämpfung sind weitere Vorteile einer mehrfachen QAM-Modulation mit DUC als FPGA-Lösung.

Modulation von DVB-C nach  ETSI-EN 300429 V1.2.1 mit Digitaler Upconversion

QAM-Modulation nach ETSI EN 300 429 V1.2.1
16 DVB-C Kanäle bis max. 7000 kSym/s
Signalqualität: MER > 44dB
Eingabe von MPEG2 Transportstrom
Ausgabe auf AD9739 oder vergleichbarem DAC
Kanäle frei platzierbar im Spektrum zwischen 50 und 950 MHz
Ausgangspegel können jeweils unabhängig voneinander gedämpft werden
Leistungsaufnahme ca. 1 Watt / Kanal
Steuerung von TS-Processing, Modulatoren und Upconversion über SPI (oder anderes Interface nach Wahl)
Bis auf Konfiguration kein CPU-Support notwendig
Keine Abhängigkeiten auf 3rd-Party IP-Cores oder Codegeneratoren

Ressourcenbedarf FPGA

Xilinx Virtex 6 / 7
Xilinx Kintex 7
Altera Stratix IV / V
Altera Arria II / V

Infoblatt QAM DUC IP-Core.pdf

DVB-S2

DVB-S2, Nachfolger des DVB-S Standards, zeichnet sich durch größere Übertragungskapazität bei gleicher Bandbreite und Sendeleistung aus. Nicht nur SDTV, sondern auch HDTV und H.264 Datenströme lassen sich so auf effiziente Weise übertragen; auch für die Übertragung großer Datenmengen und Internet-Dienste kann der Einsatz von DVB-S2 Modulation sinnvoll sein.
Der maintech IP-Core vereint alle Vorteile der DVB-S2 Modulation: Neben der leistungsfähigen LDPC Fehlerkorrektur bietet der IP-Core alle vier Modulationsarten QPSK, 8PSK, 16APSK und 32APSK und die Roll-Off-Faktoren 0.2, 0.25 und 0.35.

Modulation von DVB-S2 nach  ETSI-EN 302307 V1.2.1

Modulationsordnungen: QPSK, 8PSK, 16APSK, 32APSK
Symbolrate 1-32 MSym/s
Implementierung mit nur einem 27MHz Quarz; andere Frequenzen möglich
Integrierter Mischer auf ZF und Interpolations-Filter
Pegelkorrektur
FEC (LDPC): 1/4, 1/3, 2/5, 1/2, 3/5, 2/3, 3/4, 4/5, 5/6, 8/9, 9/10 (abhängig von der Modulationsordnung)
TS-Aufbereitung (Einfügen von Null-Paketen, PCR-Korrektur)
Keine externen Abhängigkeiten
In Verbindung mit dem D/A-Wandler AD9772 (I/Q Ausgang) oder AD9744 (ZF-Ausgang): >27dB MER

Ressourcenbedarf FPGA

Altera Cyclone 3 (EP3C40), ZF-Ausgang: ~13200 LEs, 70 Block-rams, 69 Multiplizierer

Xilinx Spartan-3A DSP (XC3SD1800A), I/Q-Basisband: ~4400 slices, 30 Blockrams, 72 Multiplizierer

Lattice: Auf Anfrage

Infoblatt DVB-S2 IP-Core.pdf

DVB-T2

DVB-T2 bietet eine um 30% und mehr höhere Übertragungskapazität als der zugrundeliegende Standard DVB-T.  Für HDTV-Anwendungen und die Übertragung großer Datenmengen ist DVB-T2 somit bestens geeignet.

Der maintech IP-Core bietet neben der leistungsfähigen LDPC Fehlerkorrektur die neuen IFFT Modi und Guard Intervalle, Cell und Time Interleaver. Die Modulationsarten QPSK, 16QAM, 64QAM, 256QAM (normal / rotiert) werden unterstützt.

Modulation von DVB-T2 nach ETSI-EN 302 755 V.1.1.1

Modulationsordnungen: QPSK, 16QAM, 64QAM, 256QAM (normal oder rotiert)
IFFT Modi: 1k, 2k, 4k, 8k, 16k, 32k (normal oder extended)
Bandbreiten: 1.7, 5, 6, 7, 8, 10 MHz
Implementierung mit nur einem 27MHz Quarz; andere Frequenzen möglich
Integrierter Mischer auf ZF und Interpolations-Filter
FEC (LDPC): 1/2, 3/5, 2/3, 3/4, 4/5, 5/6
Cell Interleaver inkl., Time Interleaver optional
TS-Aufbereitung (Einfügen von Null-Paketen, PCR-Korrektur)
Keine externen Abhängigkeiten
In Verbindung mit dem D/A-Wandler AD9772 (I/Q Ausgang) oder AD9744 (ZF-Ausgang): >27dB MER

Ressourcenbedarf FPGA

Altera, Xilinx oder Lattice; auf Anfrage

Infoblatt DVB-T2 IP-Core.pdf

DVB-C2

DVB-C2 basiert wie DVB-T2 auf der COFDM-Modulation und bietet eine deutlich höhere Übertragungskapazität als der DVB-C Standard der ersten Generation.  Für HDTV-Anwendungen und die Übertragung großer Datenmengen ist DVB-C2 somit bestens geeignet.

Der maintech IP-Core bietet neben der LDPC Fehlerkorrektur unter anderem Bit, Frequency und Time Interleaver (optional), frei wählbare Bandbreite und – je nach DAC – eine MER >40dB. Die Modulationsarten QPSK, 16QAM, 64QAM, 256QAM, 1024QAM, 4096QAM werden unterstützt.

Modulation von DVB-C2 nach  ETSI-EN 302 769 V1.2.1

Modulationsordnungen: QPSK, 16QAM, 64QAM, 256QAM, 1024QAM, 4096QAM
FEC (LDPC): 2/3, 3/4, 4/5, 5/6, 8/9, 9/10
Frequency Interleaver inkl., Time Interleaver optional
Anzahl der Dataslices nur durch FPGA-Größe beschränkt
Bandbreite frei einstellbar, nur durch FPGA-Größe beschränkt
Kanalraster: 6, 8 MHz
TS-Aufbereitung (Einfügen von Null-Paketen, PCR-Korrektur)
Ausgabe: Basisband, ZF oder Zielfrequenz (optional)
MER >40 dB (abhängig vom eingesetzten DAC)
Implementierung mit nur einem Quarz
Keine externen Abhängigkeiten

Ressourcenbedarf FPGA

Altera, Xilinx oder Lattice; auf Anfrage

Infoblatt DVB-C2 IP-Core.pdf

DVB-S

Modulation von DVB-S nach ETSI-EN 300421 V1.1.2

Der DVB-S IP-Core ist bei Bedarf ebenfalls erhältlich – fragen sie uns nach einem Angebot mit den entsprechenden Angaben.


Ressourcenbedarf FPGA

Altera, Xilinx oder Lattice; auf Anfrage

DVB-T

Der interne Datenpfad bei DVB-T zeichnet sich durch eine leistungsfähige Fehlerkorrektur aus. Es wird der in ISO/IEC13818-1 genormte MPEG2-Transportstrom verwendet, der das Multiplexen von Audio, Video und Verwaltungs-Informationen in 188 Byte großen Paketen vorschreibt.

Die Fehlerkorrekturmechanismen lassen sich je nach Einsatzumfeld konfigurieren, so dass bei einer Bandbreite von 8MHz Datenraten zwischen 4.9MBit/s und 31.6MBit/s zur Verfügung stehen. Auch nicht-standardkonforme Datenraten und Bandbreiten sind möglich.

Modulation von DVB-T nach ETSI-EN 300744 V1.5.1

Modulationsordnungen: QPSK, QAM16, QAM64
FEC: 1/2, 2/3, 3/4, 5/6, 7/8
Guard Interval: 1/4, 1/8, 1/16, 1/32
IFFT Modi: 2k und 8k
Bandbreiten: 6MHz, 7MHz und 8MHz
Implementierung mit einem 27MHz Quarz
Integrierter Mischer auf ZF und Interpolations-Filter
ZF-Ausgabe einstellbar zwischen 3.5MHz und 70MHz
Pegelkorrektur um bis zu -10dB
TS-Aufbereitung (Einfügen von Null-Paketen, PCR-Korrektur)
Keine externen Abhängigkeiten
In Verbindung mit dem D/A-Wandler AD9772: >40dB MER

Ressourcenbedarf FPGA

Altera Cyclone 3 (EP3C55), 2k/8k-Mode, ZF-Ausgang: ~10500 LEs, 87 Blockrams, 21 Multiplizierer

Xilinx Spartan 3 (XC3S400), 2k-Mode, I/Q-Basisband: ~3000 slices, 12 Blockrams, 16 Multiplizierer

Lattice ECP3 (LFE3-70E), 2k/8k-Mode, ZF-Ausgang: ~7400 slices, 44 Blockrams, 31 Multiplizierer

Infoblatt DVB-T IP-Core.pdf

DVB-C

Modulation von DVB-C nach ETSI-EN 300429 V1.2.1

Modulationsordnungen: QAM16, QAM32, QAM64, QAM128, QAM256
Symbolrate 1000-7000 kSym/s
MER >40dB
Pegelkorrektur 0dB bis -10dB
Dateneingabe 8 Bit parallel + Clock & Sync (SPI), inkl. PCR-Korrektur
Plattformen Altera und Xilinx
ZF-Ausgabe einstellbar zwischen 3.5MHz und 70MHz

Ressourcenbedarf FPGA

Altera Cyclone 3 (EP3C55), ZF-Ausgang: ~6000 LEs, 9 Blockrams, 33 Multiplizierer

Xilinx Spartan 3 (XC3S400), I/Q-Basisband: ~1700 slices, 1 Blockram, 16 Multiplizierer

Infoblatt DVB-C IP-Core.pdf

ATSC

Modulation von ATSC nach A/53-2 (17.07.1999)

Wir bieten außerdem einen IP-Core für die FPGA Modulation von ATSC an; wenn Sie daran interessiert sind, teilen wir Ihnen gerne die relevanten Parameter mit.

Ressourcenbedarf FPGA

Altera, Xilinx oder Lattice; auf Anfrage

maintech GmbH | Max-Planck-Straße 8 | D-97204 Höchberg | Tel. +49-(0)931-4070690 | info@maintech.de |
German
English