

```

elsif rising_edge(clk) then
  case ctype is
    when carrier_pilot =>
      -- pilot carrier
      if in_prbs='1'
        then out_i <= doScaleValue(-4.0/3.0);
        else out_i <= doScaleValue(+4.0/3.0);
      end if;
      out_q <= to_signed(0, 16);
    when carrier_tps =>
      -- TPS carrier
      if (in_prbs xor in_tps)='1'
        then out_i <= doScaleValue(-1.0);
        else out_i <= doScaleValue(+1.0);
      end if;
      out_q <= to_signed(0, 16);
  end case;
end if;

```

Energy Dispersal

Reed-Solomon Encoder

Outer Interleaver

QAM Constellation Mapper

Interpolation Filter

Baseband Upconversion

```

qam16Bits(0) := in_data(0); qam16Bits(1) := in_data(1);
qam16Bits(2) := in_data(2); qam16Bits(3) := in_data(3);
qam16Bits(4) := in_data(4);
qam16Bits(5) := in_data(5); qam16Bits(6) := in_data(6);
qam16Bits(7) := in_data(7); qam16Bits(8) := in_data(8);
qam16Bits(9) := in_data(9); qam16Bits(10) := in_data(10);
qam16Bits(11) := in_data(11); qam16Bits(12) := in_data(12);
qam16Bits(13) := in_data(13); qam16Bits(14) := in_data(14);
qam16Bits(15) := in_data(15);
end if;

```

```

case config.constellation is
  when con_qpsk =>
    out_i <= mapping_qpsk(to_integer(unsigned(in_data(0 downto 0))));
    out_q <= mapping_qpsk(to_integer(unsigned(in_data(1 downto 1))));
  when con_qam16 =>
    out_i <= mapping_qam16(to_integer(qam16Bits));
    out_q <= mapping_qam16(to_integer(qam16Bits));
  when con_qam64 =>
    out_i <= mapping_qam64(to_integer(qam64Bits));
    out_q <= mapping_qam64(to_integer(qam64Bits));
  when con_qam256 =>
    out_i <= mapping_qam256(to_integer(qam256Bits));
    out_q <= mapping_qam256(to_integer(qam256Bits));
end case;
end if;

```

QAM Modulator FPGA IP-Core

maintech
GmbH

Modulation von DVB-C nach ETSI-EN 300429 V1.2.1

- Modulationsordnungen: QAM16, QAM32, QAM64, QAM128, QAM256
- Symbolrate 1000-7000 kSym/s
- Implementierung mit einem 27MHz Quarz
- Integrierter Mischer auf ZF und Interpolations-Filter
- ZF-Ausgabe einstellbar zwischen 3.5MHz und 70MHz
- Pegelkorrektur um bis zu -10dB
- TS-Aufbereitung (Einfügen von Null-Paketen, PCR-Korrektur)
- Keine externen Abhängigkeiten
- In Verbindung mit dem D/A-Wandler AD9772: >40dB MER

Ressourcenbedarf

- Altera Cyclone 3 (EP3C55), ZF-Ausgang:
~6000 LEs, 9 Blockrams, 33 Multiplizierer
- Xilinx Spartan 3 (XC3S400), I/Q-Basisband:
~1700 slices, 1 Blockram, 16 Multiplizierer

maintech GmbH
Max-Planck-Str. 8
D-97204 Höchberg
Germany

Tel +49-(0)931-4070690
Fax +49-(0)931-4070653

Mail info@maintech.de
Web www.maintech.de

IP Core

Für eigene Hardware-Entwicklungen eignet sich der Einsatz eines IP-Cores, um Entwicklungszeit zu sparen und vorhandener Hardware zusätzliche Einsatzzwecke zu eröffnen. Der maintech QAM IP-Core ist dafür geradezu prädestiniert, da er mit besonderem Augenmerk auf folgende Punkte entwickelt wurde:

- Flexible Konfigurationsmöglichkeiten je nach vorhandenen Ressourcen und gewünschter HF-Aufbereitung
- Betrieb mit einem einzelnen 27MHz Quarz
- Das modulierte Signal steht wahlweise als I/Q-Basisband oder direkt als fertiges ZF-Signal zur Verfügung
- Ein leistungsfähiges Interpolationsfilter sorgt beim Hochmischen auf ZF dafür, dass beliebige D/A-Wandler-Raten verwendet werden können.
- Die gewünschte ZF kann in Schritten von einigen Hundert Herz frei gewählt werden.
- Zur Kompensation der unvermeidlichen FIFO-Verzögerungen steht eine PCR-Korrektur und ein Null-Paket-Generator zur Verfügung, der nötigenfalls die Transportstromrate auf die Sende-Datenrate anhebt.
- Alle Sendeparameter können im laufenden Betrieb geändert werden. Änderungen sind sofort wirksam.

Lizenzierung

Der QAM IP-Core steht zur Lizenzierung in verschiedenen Konfigurationen zur Verfügung. Vom fertigen Binär-Image bis zum kompletten Source-Code sind alle Varianten denkbar - fragen Sie uns nach einem Angebot für Ihren Einsatzzweck!

Modulationen	QAM16, QAM32, QAM64, QAM128, QAM256
Symbolrate	1000-7000 kSym/s
MER	>40dB
ZF-Ausgabe	I/Q-Basisband oder stufenlos zwischen 3.5MHz und 70MHz
Pegelkorrektur	0dB bis -10dB
Dateneingabe	8 Bit parallel + Clock & Sync (SPI), inkl. PCR-Korrektur
Plattformen	Altera und Xilinx
Sprache	VHDL
Abhängigkeiten	keine